반도체 회로 설계 개발자 (경력)

주요업무

• RTL 설계
• C/C++ 또는 Verilog HDL을 이용하여 RTL 블럭 설계
• RTL 블럭들을 통합하고 검증
• 알고리즘 개발자와 협업
• AI엔지니어, 코덱엔지니어가 개발한 알고리즘을 RTL로 구현하기 위한 검토 및 최적화
• Super-Resolution AI Network을 RTL로 구현하기 위해 multiplier, bit-width 등을 조절하여 (AI엔지니어와 협업하여) 원하는 area, performace의 RTL을 설계
• AXI interface를 사용해 memory에서 data를 읽고/쓰는 DMA block을 설계
• Validation
• RTL의 칩, 보드 수준의 검증 지원을 위해 소프트웨어 엔지니어를 지원

자격요건

• C/C++, Verilog HDL
• C/C++로 기술된 알고리즘을 주어진 설계사양을 만족하는 Verilog HDL로 옮길 수 있어야 합니다.
• printf( ) 뿐만 아니라 디버거를 사용한 디버깅도 가능해야 합니다.
• 예를 들어, Discrete Cosine Transform(DCT) 정도의 복잡도를 가지는 알고리즘을 이해하고 설계로 옮길 수 있는 역량을 기대합니다.
• 자동화를 위한 스크립팅 가능
• Shell 또는 Python 프로그래밍 가능
• 솔직하고 명확한 의사소통

우대사항

• 동영상코덱 또는 영상처리 관련 프로젝트 경험
• 상용(양산)칩 설계 프로젝트 경험
• 병역특례

복지 및 혜택

블루닷은 직원의 행복한 삶을 응원합니다.

[Life]

• 점심비 지원

맛있는 점심을 드실 수 있도록 점심비를 지원합니다. (최대